gidl原理

GIDL（Gate-Induced Drain Leakage）是電晶體在截止時的一種漏電機制，主要由柵極與漏極交疊區發生的帶間隧穿（Band-to-Band Tunneling, BTBT）引起。在MOSFET中，當器件處於關態或等待狀態時，GIDL電流在洩漏電流中占主導地位。GIDL電流的產生是由於柵漏交疊區處柵漏電壓很大時，交疊區界面附近矽中電子在價帶和導帶之間發生帶帶隧穿形成電流。隨著柵氧化層越來越薄，GIDL隧穿電流急劇增加，使得GIDL電流成為器件靜態功耗中不可忽略的一部分。