PLL（Phase Locked Loop，鎖相環）是一種電子電路，其主要作用包括時鐘生成、頻率合成、信號恢復、頻率調製解調和頻率多路復用等。它通過反饋技術來保持輸入信號和振盪器信號之間的恆定相位差，實現數據同步、時鐘分配和頻率調整等功能。
PLL由三個主要部分組成：相位比較器、控制環和振盪器。相位比較器比較輸入信號和反饋信號的相位差，產生誤差信號。控制環濾除誤差信號中的高頻分量和噪聲，使振盪器的輸出信號和輸入信號的相位保持特定關係，實現相位鎖定。
PLL廣泛套用於時鐘系統設計、通信、雷達、數字電路等領域，例如在高頻器件中整合時鐘信號，或在通信系統中用於同步和解調電路。它還可以用於消除時鐘延時，確保晶片和外部接口電路之間的快速同步和有效數據傳輸。