元件例化是 電子 設 計自 動化（EDA）中的 一個概念，主要 用於 將 預先 設 計好的 設 計 對象定 義 為 一個元件，然 後利用特定的 語句（元件例化 語句） 將此元件 與 當前的 設 計 對象中的指定 連線埠 連線， 從而 為 當前 設 計 對象引入 一個新的 設 計 層次。 簡 單 來 說，就是 將以前 設 計的 實 體 當做本 設 計的 一個元件，然 後利用VHDL 語句 將各元件之 間的 連線 關係描述出 來。
元件例化 語句由 兩部分 組成，一部分是元件定 義，即 將 現成的 設 計 實 體定 義 為本 設 計的元件。第2部分是元件 連線 關係映射，即描述各 個元件之 間的 連線 關係。例如，在 一個module中 調用了其他的module，如 模組MUXK 調用了 兩個MUX21A 模組u1和u2，然 後描述子 模組引 腳信 號 與 當前 頂 層module 內信 號的 連線 關係。
元件例化也有一些可以省略的 內容，例如子 模組引 腳名可以省略， 條件是 括弧 內被 連線的信 號排列 順序需要 與子 模組定 義 時的引 腳名保持一致。但是， 為了保 證 便於 調 試，以及防止因省略 產生歧 義， 強烈建 議不要省略。在 連線 兩個多位 寬 連線埠的 時候， 連線 線wire 必須定 義，且wire 線 寬需 與 匯流排 寬度一致。
元件例化也有一些特定的 聲明和 調用方式。例如，元件 聲明格式 為：Component元件名 稱 is Port(元件 連線埠信息); End component; 調用部分 為：例化名 :元件名 稱 port map 元件 連線埠列表; 其中，port map 為 連線埠映射的意思，相互 連線的 兩個 連線埠， 狀 態和 數 據 類型 必須一致。